ANSYS PathFinder

ANSYS PathFinder2018-11-06T08:13:42+00:00

ANSYS PathFinder
Integridad de descarga electrostática: IP a SoC
ANSYS PathFinder lo ayuda a planificar, verificar y aprobar los diseños de SoC de IP y de chip completo para la integridad y robustez contra descargas electrostáticas (ESD). El análisis se realiza en los niveles de diseño y circuito para ayudarlo a identificar y aislar los problemas de diseño que pueden causar fallas en el chip o la IP en el modelo de dispositivo cargado (CDM), el modelo del cuerpo humano (HBM) u otros eventos de ESD.

PathFinder proporciona:

Cobertura
Mediante el diseño y el análisis a nivel de circuito, puede identificar y aislar los problemas de diseño que pueden causar fallas en el chip o IP debido al modelo de dispositivo cargado (CDM), el modelo del cuerpo humano (HBM) u otros eventos de ESD.

Certificación de Fundición
PathFinder está certificada por varias fundiciones como una solución de aprobación ESD, lo que le garantiza que la extracción de parásitos interconectados, la simulación de ESD HBM / CDM y las comprobaciones de densidad de corriente en las trayectorias de descarga de ESD son exactas según los estándares de fundición.

Detección de causa raíz
PathFinder ofrece análisis basados ​​en el diseño y una GUI para detectar problemas de diseño que podrían llevar a eventos de ESD.

Brochure

¿Te podemos ayudar en algo?

Contacta a un especialista